Laporan Akhir 1 (Percobaan 1)






1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]

  1. Saklar SPDT
  2. VCC
  3. Ground
  4. Function Generator
  5. LED RED
  6. LED GREEN
  7. LED BLUE
  8. LED YELLOW
  9. FLIP FLOP JK 74LS112

3. Rangkaian Simulasi [Kembali]



4. Prinsip Kerja Rangkaian [Kembali]

Percobaan 1 terdiri atas 1 buah saklar SPDT, 1 buah function generator, 1 buah VCC, 2 buah ground, 4 buah IC 74LS112, 1 buah LED-RED, 1 buah LED-GREEN, 1 buah LED-BLUE, dan 1 buah LED-YELLOW.

Pada rangkaian ini yaitu rangkaian asynchronous binary counter, digunakan 4 buah J-K flip-flop IC 74LS112 yang disusun secara serial. Input J, K, dan S pada masing - masing flip-flop dihubungkan dengan VCC yang berarti berlogika 1. Dikarenakan input J dan K berlogika 1, maka flip - flop berada dalam kondisi toggle. Sehingga menyebabkan output pada flip flop selalu berlawanan dengan output sebelumnya. Sedangkan input R pada masing flip-flop terhubung ke ground (berlogika 0).

Input clock dihubungkan pada J-K Flip Flop pertama, kemudian output JK-FF pertama sebagai input clock JK-FF kedua dan output JK-FF kedua sebagai input clock JK-FF ketiga dan output JK-FF ketiga sebagai input clock JK-FF keempat. Clock pada flip-flop ini bersifat aktif low. Sehingga clock akan aktif jika berlogika 0.

JK Flip Flop pertama membutuhkan 2 kali clock untuk aktif, JK Flip Flop kedua membutuhkan 4 kali clock untuk aktif, JK Flip Flop ketiga membutuhkan 8 kali clock untuk aktif, dan JK Flip Flop ke-4 membutuhkan 16 kali clock. 



5. Video Simulasi [Kembali]




6. Analisa [Kembali]

1. Analisa percobaan output dari JK flip flop kedua, ketiga, dan keempat! Apa bedanya dengan JK Flip flop 1?

Jawab:

                         

JK Flip Flop pertama membutuhkan 2 kali clock untuk aktif, JK Flip Flop kedua membutuhkan 4 kali clock untuk aktif, JK Flip Flop ketiga membutuhkan 8 kali clock untuk aktif, dan JK Flip Flop ke-4 membutuhkan 16 kali clock. 

 

2. Analisa output dari rangkaian counter dan tentukan jenis counternya (Up atau Down) dan jelaskan alasannya!

Jawab:

Sebelum clock pertama aktif (berlofika 1), semua output Flip-Flop di reset menjadi DCBA = 0000. Pada saat clock pertama aktif (logika 1) dan masuk ke input flip flop pertama, maka pada output Q Flip-Flop 1 akan berubah dari 0 menjadi 1 dan Q' akan berubah dan 1 menjadi 0. Perubahan ini akan diteruskan kepada Flip-Flop 2, Flip-Flop 3 dan Flip-Flop 4 yang masing-masing akan menghasilkan Q2, Q3 dan Q4 berlogika 0. Setelah clock pertama aktif, maka output DCBA (output flip flop 4, 3, 2, dan 1) memiliki biner 1111. Pada saat clock kedua datang, maka output Flip-Flop 1 akan berubah dari 1 menjadi 0, tetapi pada perubahan Q dari logic 0 menjadi 1 tidak mempengaruhi output Flip-Flop 2, 3 dan 4 sehingga output DCBA = 1110. Hal ini terus berlanjut hingga clock ke-15. Setelah clock ke-15, maka output counter = 0001. Kemudian output counter DCBA akan kembali menjadi 0000 (direset) jika clock ke-16 datang. Sehingga rangkaian percobaan 1 termasuk rangkaian asynchronous binary jenis down counter, yang melakukan perhitungan mulai dari biner 1111 (desimal ke-15) sampai biner 0000 (desimal 1). 



7. Link Download [Kembali]
      

Tidak ada komentar:

Posting Komentar

Langganan: Postingan (Atom)